用FPGA实现高冲击过程中的加速度数据回收

• 作者: 熊莉英 郭晏强
• 来源期刊: 科技与创新
• 关键词: 现场可编程逻辑门阵列 数据回收 实验验证
• 年，卷（期）: 2006,（26）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 167-169
• 页数: 3页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2006.26.059

摘要

FPGA(现场可编程逻辑门阵列)用做高速数据采集系统的主控制器具有单片机、DSP等通用CPU所不具备的特点:并行执行、速度快、低功耗等.基于FPGA的数据回收系统可以对高冲击过程中的加速度值进行实时采集回收.数据回收系统的设计采用自顶向下的模块化设计方法,对每个功能模块的设计进行了说明,最后对系统进行了实验验证.