路径度量存储器及其接口的设计

• 作者: 康锡章 王汝波
• 来源期刊: 科技与创新
• 关键词: MMU Viterbi译码器,FPGA
• 年，卷（期）: 2006,（25）
• 所属期刊栏目: 数采与监测
• 页码范围: 10-12,242
• 页数: 4页
• 分类号: TN609
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2006.25.004

摘要

给出了由(2,1,N)系列卷积码Viterbi译码中路径度量存储器及其接口的使用FPGA实现时的设计方法,译码器采用四个ACS并行运算的方式,状态度量的更新采用乒乓模式,阐述了存储器的分块方法和读写地址及读写时钟的确定.设计充分利用了FPGA内存资源丰富的特点,具有较高的译码速度和简单的控制逻辑.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王汝波	264001 烟台 海军航空工程学院电子工程系	1	1	1.0	1.0
2	康锡章	264001 烟台 海军航空工程学院电子工程系	1	1	1.0	1.0