一种高效的可编程时钟源设计

• 作者: 林君 柏荷 韦建荣
• 来源期刊: 电测与仪表
• 学科: 工学
• 关键词: 可编程时钟源 累加器 流水线 CPLD FPGA
• 年，卷（期）: 2007,（3）
• 所属期刊栏目: 校验技术及设备
• 页码范围: 55-58
• 页数: 4页
• 分类号: TN78
• 字数: 2778字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-1390.2007.03.015

摘要

介绍了一种采用可编程器件实现的时钟源.通过控制一个N位累加器累加,取其最高位,即可得到可编程时钟源.详细介绍了累加器的流水线实现过程,大大提高了器件允许的最高工作频率.实验结果验证了该时钟源具有精度高、稳定性好等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林君	吉林大学仪器科学与电气工程学院	263	2840	28.0	39.0
2	韦建荣	吉林大学仪器科学与电气工程学院	8	74	5.0	8.0
3	柏荷	吉林大学仪器科学与电气工程学院	3	8	2.0	2.0