一种快速同步的时钟数据恢复电路的设计实现

• 作者: 尹晶 曾烈光
• 来源期刊: 光通信技术
• 学科: 工学
• 关键词: CDR 过采样 快速同步 FPGA
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 传输技术
• 页码范围: 52-54
• 页数: 3页
• 分类号: TN929.11
• 字数: 2937字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-5561.2007.01.017

摘要

时钟数据恢复(CDR)电路是通信传输设备中的重要部分,对于突发式的接收,基于锁相环的传统的CDR往往不能满足其快速同步的要求.对此,文章采用过采样方式基于FPGA设计实现了一种全数字化的155.52Mb/s下的CDR电路.理论分析、仿真和实验测试结果表明,该CDR电路可以有效地对相位变化实现快速同步,有很大的捕捉范围,且系统较锁相环便于集成.