芯片功耗与工艺参数变化:下一代集成电路设计的两大挑战

• 作者: 骆祖莹
• 来源期刊: 计算机学报
• 学科: 工学
• 关键词: 集成电路(IC) 纳米工艺 功耗 性能 低功耗设计 工艺参数变化
• 年，卷（期）: 2007,（7）
• 所属期刊栏目: 综论
• 页码范围: 1054-1063
• 页数: 10页
• 分类号: TP303
• 字数: 8079字
• 语种: 中文
• DOI: 10.3321/j.issn:0254-4164.2007.07.002

摘要

目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战.文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺参数变化(process variation).首先分析了纳米工艺下芯片功耗的组成、高功耗的诸多危害和目前主要的低功耗设计方法;然后分析了工艺参数变化的组成,较大工艺参数变化对电路设计的影响以及电路性能分析、功耗分析和低功耗设计的统计式算法;最后结合笔者的研究工作,简单地对下一代集成电路设计的相关研究热点进行预测.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	骆祖莹	北京师范大学电子工程系	28	143	7.0	11.0