SoC中的IP核同步设计方法

• 作者: 史江一 朱志炜 潘伟涛 郝跃
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 片上系统 IP核复用 同步设计 IP集成
• 年，卷（期）: 2007,（3）
• 页码范围: 984-987
• 页数: 4页
• 分类号: TN402
• 字数: 2271字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2007.03.067

摘要

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郝跃	西安电子科技大学微电子学院	312	1866	17.0	25.0
2	史江一	西安电子科技大学微电子学院	15	81	6.0	8.0
3	朱志炜	西安电子科技大学微电子学院	19	96	5.0	8.0
4	潘伟涛	西安电子科技大学微电子学院	15	45	4.0	5.0