层次化结构的FPGA装箱算法

• 作者: 王伶俐 童家榕 胡云
• 来源期刊: 复旦学报（自然科学版）
• 学科: 工学
• 关键词: 现场可编程逻辑门阵列 层次化 装箱 布通率
• 年，卷（期）: 2007,（1）
• 页码范围: 59-64
• 页数: 6页
• 分类号: TN4
• 字数: 2736字
• 语种: 中文
• DOI: 10.3969/j.issn.0427-7104.2007.01.010

摘要

新型的现场可编程逻辑门阵列(FPGA)一般采用层次化结构,这种结构有利于提高资源利用率和布通率,与平面结构相比,层次化的设计流程需要进行基本逻辑单元LE的装箱(packing)操作.提出了一种新的FPGA装箱算法,可以减少装箱后可配置逻辑单元(CLB)外部的线网数,进而达到减少布线所需的通道数.该算法与以前的算法相比,线网数减少25%以上,布线通道数减少9.9%以上.算法的时间复杂度仍然是线性的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	童家榕	复旦大学专用集成电路与系统国家重点实验室	56	284	9.0	13.0
2	王伶俐	复旦大学专用集成电路与系统国家重点实验室	33	124	6.0	9.0
3	胡云	复旦大学专用集成电路与系统国家重点实验室	5	13	2.0	3.0