h.264帧内预测算法及其在解码器中的硬件实现

• 作者: 郑长春
• 来源期刊: 铜业工程
• 关键词: H.264帧内预测 解码器 可重用
• 年，卷（期）: 2007,（3）
• 所属期刊栏目: 机电工程与计算机
• 页码范围: 56-59
• 页数: 4页
• 分类号: TN919.8
• 语种: 中文
• DOI: 10.3969/j.issn.1009-3842.2007.03.020

摘要

介绍了h.264标准的帧内算法,提出了一种并行结构,可以处理包括16×16,4×4块,以及最新标准中8×8块共26种帧内预测模式.在分析各种预测模式的运算相似性的基础上,提出了一种可重用结构,并使用verilogHDL硬件描述语言进行了实现.仿真结果表明,该设计适用于在4∶2∶0制式下,720×480,30帧/s的视频的实时解码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑长春	同济大学微电子中心	1	3	1.0	1.0