基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种基于高速锁存器的CMOS高速分频器结构,阐述了其工作速度,工作范围,前后级级联电路设计.采用典型的TSMC 0.18 μm/1.8 V工艺模型,通过Agilent的ADS进行模拟验证,得到其最高工作速度为12 GHz,工作范围为3~12 GHz,在6~12 GHz内,输入灵敏度不小于100 mV,功耗小于28 mW.
推荐文章
USB3.0中五分频电路设计
分频器
触发器
电流模式逻辑
单相位时钟逻辑
0.35μm CMOS 8.5GHz 1∶8分频器的设计
分频器
触发器
CMOS
集成电路
USB3.0中五分频电路设计
分频器
触发器
电流模式逻辑
单相位时钟逻辑
基于0.18μm CMOS工艺的ZigBee分频器设计
吞咽分频器
整数分频锁相环
双模量前置分频器
ZigBee
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 0.18μm12 GHz CMOS八分频电路设计
来源期刊 现代雷达 学科 工学
关键词 CMOS分频器 触发器 源级耦合逻辑电路 动态电阻
年,卷(期) 2007,(8) 所属期刊栏目 收/发技术
研究方向 页码范围 109-111
页数 3页 分类号 TN772
字数 1485字 语种 中文
DOI 10.3969/j.issn.1004-7859.2007.08.031
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 孟令琴 3 15 3.0 3.0
2 赵旭昊 3 10 2.0 3.0
3 安凌凌 3 15 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (16)
共引文献  (16)
参考文献  (7)
节点文献
引证文献  (6)
同被引文献  (3)
二级引证文献  (7)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1995(2)
  • 参考文献(1)
  • 二级参考文献(1)
1996(3)
  • 参考文献(1)
  • 二级参考文献(2)
1997(2)
  • 参考文献(0)
  • 二级参考文献(2)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(5)
  • 参考文献(1)
  • 二级参考文献(4)
2002(3)
  • 参考文献(0)
  • 二级参考文献(3)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(3)
  • 引证文献(3)
  • 二级引证文献(0)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(2)
  • 引证文献(0)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
CMOS分频器
触发器
源级耦合逻辑电路
动态电阻
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代雷达
月刊
1004-7859
32-1353/TN
大16开
南京3918信箱110分箱
28-288
1979
chi
出版文献量(篇)
5197
总下载数(次)
19
总被引数(次)
32760
论文1v1指导