32位DSP乘法器分析与设计

• 作者: 刘茂华 刘闪 孙国欣 辛向利 陈爽 陈雷
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: DSP 乘法器 乘累加
• 年，卷（期）: 2007,（11）
• 所属期刊栏目: 计算机与自动化技术
• 页码范围: 49-51
• 页数: 3页
• 分类号: TP332.2
• 字数: 1349字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2007.11.014

摘要

衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操作的数量.乘累加速度的增加就会使得DSP芯片运算速度增加.因此,通过对数据通路中的乘法器进行各种设计分析,得出适合32位浮点DSP结构的乘法器,为得到较优的乘累加设计奠定了基础.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈爽	河北科技师范学院计算机系	29	83	6.0	8.0
2	孙国欣	河北科技师范学院计算机系	7	9	2.0	2.0
3	刘闪	河北科技师范学院计算机系	9	8	2.0	2.0
4	陈雷		12	62	4.0	7.0
5	刘茂华	河北科技师范学院计算机系	11	7	2.0	2.0
6	辛向利	河北科技师范学院计算机系	5	13	2.0	3.0