基于CPLD的时间控制器设计

• 作者: 赖义汉
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: CPLD VHDL 时间控制器
• 年，卷（期）: 2007,（7）
• 所属期刊栏目: 计算机与自动化技术
• 页码范围: 56-59
• 页数: 4页
• 分类号: TP21|TM571
• 字数: 2355字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2007.07.018

摘要

以CPLD(复杂可编程逻辑器件)为核心的时间控制器与传统时间控制器相比,具有外围电路少、集成度高、可靠性强等优点.该时间控制器的设计是以VHDL为开发工具,以MAX+PLUSⅡ为软件平台,采用模块化设计.该控制器具有数字时钟功能,又有定时器功能,能方便灵活地设置开启时间和关闭时间,在路灯、广告灯箱、霓虹灯等处具有广泛的应用.文中给出了部分模块的VHDL源程序及仿真图.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赖义汉	龙岩学院物理与机电工程学院	23	102	3.0	10.0