基于IP Core的FIR数字滤波器的FPGA实现

• 作者: 周春雪 许金生 赵从毅
• 来源期刊: 安徽工业大学学报（自然科学版）
• 关键词: 可编程逻辑门陈列 有限冲击响应 IP核 伪信号
• 年，卷（期）: 2007,（3）
• 页码范围: 309-313,337
• 页数: 6页
• 分类号: TP274
• 语种: 中文
• DOI: 10.3969/j.issn.1671-7872.2007.03.021

摘要

介绍使用EDA工具及IP Core开发基于FPGA的FIR数字滤波器,采用去伪延迟控制器,截除因滤波器延迟产生的伪信号.使用FDATool工具设计FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计,借助ChipScope Pro工具验证实现结果.整个过程方便、快捷;去伪延迟控制器效果明显.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许金生	安徽工业大学电气信息学院	1	27	1.0	1.0
2	周春雪	安徽工业大学电气信息学院	2	27	1.0	2.0
3	赵从毅	安徽工业大学电气信息学院	4	53	3.0	4.0