FPGA设计中时钟设计的探讨

• 作者: 段有为
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: FPGA 时钟设计 逻辑 触发器
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 专题技术与工程应用
• 页码范围: 62-64
• 页数: 3页
• 分类号: TN911
• 字数: 2615字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2007.05.024

摘要

在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件.探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议.有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段有为		3	27	3.0	3.0