高速A/D转换器的数字电路设计

• 作者: 朱芸 郭裕顺
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: 模数转换器 流水线 时钟发生器 延时单元 数字校正
• 年，卷（期）: 2007,（5）
• 页码范围: 9-12
• 页数: 4页
• 分类号: TN942
• 语种: 中文
• DOI: 10.3969/j.issn.1001-9146.2007.05.003

摘要

介绍用于高速高分辨率流水线结构的模数转换器的数字电路.该数字电路包括时钟发生器和数字校正电路.时钟发生器产生采用的是两路延迟单元负反馈得到;数字校正电路采用改进的流水线操作方式,以期达到减少延迟单元,节省硬件功耗,降低误差操作.该数字电路在0.6μmCMOS工艺中能满足高速ADC的时序要求,并对各级输出的数据在同步时钟的控制下进行加法运算,最终将输入的模拟信号转换成数字信号输出.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭裕顺	杭州电子科技大学电子信息学院	44	255	9.0	14.0
2	朱芸	杭州电子科技大学电子信息学院	1	2	1.0	1.0