Matlab/Simulink到VHDL代码的转换研究及其实验配置

• 作者: 彭滋霖 阳春华
• 来源期刊: 现代电子技术
• 关键词: 硬件描述语言 System Generator DSP Builder 乘法器
• 年，卷（期）: 2007,（4）
• 所属期刊栏目: 微电子技术
• 页码范围: 186-188,191
• 页数: 4页
• 分类号: O391.9|TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.04.064

摘要

讨论了由Matlab/Simulink生成VHDL代码的原理.详细论述了从Simulink模型顶层系统设计、IP核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程.介绍了利用Xilinx的System Generator及Altera的DSP Builder将Simulink模型转换为VHDL代码的方法,对算法实现过程中需注意的问题进行了说明.提出了基于最新版本的完整实验室软硬件配置方案.利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	阳春华	中南大学信息科学与工程学院	389	3229	27.0	37.0
2	彭滋霖	中南大学信息科学与工程学院	1	12	1.0	1.0