在软件无线电调制解调器功能中使用硬件加速单元

• 作者: 花海安
• 来源期刊: 江淮水利科技
• 学科: 工学
• 关键词: 软件无线电 硬件加速
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 新技术应用
• 页码范围: 44-45
• 页数: 2页
• 分类号: TV5
• 字数: 1716字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-4688.2007.06.020

摘要

现场可编程门阵列(FPGA)已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提升性能表现.SDR调制解调器的典型实现包括通用处理器(GPP)、数字信号处理器(DSP)和FPGA.而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP.软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中.此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进一步增强系统的整体运算输出能力.本文将讨论三种不同类型的硬件加速单元,以及它们通过软件实现的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	花海安		8	34	3.0	5.0