LDPC编码的FPGA实现

• 作者: 刘腾宇 石雷 薛睿 赵旦峰
• 来源期刊: 应用科技
• 学科: 工学
• 关键词: LDPC码 校验矩阵 FPGA实现
• 年，卷（期）: 2007,（12）
• 所属期刊栏目: 现代电子技术
• 页码范围: 28-31
• 页数: 4页
• 分类号: TN911.22
• 字数: 1736字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-671X.2007.12.008

摘要

低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码,它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵,来降低编码的复杂度,同时研究利用大规模集成电路实现LDPC码的编码.在ISE 8.2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供了依据.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵旦峰	哈尔滨工程大学信息与通信工程学院	160	583	11.0	15.0
2	薛睿	哈尔滨工程大学信息与通信工程学院	32	90	5.0	7.0
3	刘腾宇	哈尔滨工程大学信息与通信工程学院	2	1	1.0	1.0
4	石雷	哈尔滨工程大学信息与通信工程学院	5	50	2.0	5.0