集成电路闩锁效应测试

• 作者: 王瑜 陆坚
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 闩锁测试 待测器件 触发 电流触发测试 过压测试
• 年，卷（期）: 2007,（12）
• 所属期刊栏目: 封装、组装与测试
• 页码范围: 11-14,41
• 页数: 5页
• 分类号: TN707
• 字数: 4296字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2007.12.004

摘要

CMOS制程是现今集成电路产品所采用的主流制程.闩锁效应(Latch-up)是指CMOS器件中寄生硅控整流器(SCR)被触发导通后,所引发的正反馈过电流现象.过电流的持续增加将使集成电路产品烧毁.闩锁效应已成为CMOS集成电路在实际应用中主要失效的原因之一.在国际上,EIA/JEDEC协会在1997年也制订出了半静态的闩锁效应测量标准,但只作为草案,并没有正式作为标准公布.我们国家在这方面还没有一个统一的测量标准,大家都是在JEDEC标准的指导下进行测量.文章针对目前国际上通行的闩锁效应测试方法作一个简要的介绍和研究.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陆坚		16	86	5.0	8.0
2	王瑜		17	61	4.0	7.0