基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
用软件实现CRC校验码计算很难满足高速数据通信的要求,基于硬件的实现方法中,有串行经典算法LFSR电路以及由软件算法推导出来的其它各种并行计算方法.以经典的LFSR电路为基础,研究了按字节并行计算CRC校验码的原理,并以常见的CRC-16和CRC-CCITT为例,用VHDL语言进行了可综合设计.结果表明这种实现方法在速度和占用资源方面优于常见的设计,适合在FPGA中实现CRC校验码的计算.
推荐文章
基于FPGA的18b20的CRC校验码的并行算法及实现
并行算法
18b20
CRC-8
Verilog
FPGA
FPGA上实现CRC16纠错编码并行计算的探讨
流水线
并行计算
CRC16 CCITT校验
最高时钟频率
CRC码的FPGA实现
循环冗余校验
Verilog HDL
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 CRC校验码并行计算的FPGA实现
来源期刊 计算机技术与发展 学科 工学
关键词 CRC并行计算 CRC-CCITT CRC-16 数据通信
年,卷(期) 2007,(2) 所属期刊栏目 智能、算法、系统工程
研究方向 页码范围 56-58,62
页数 4页 分类号 TP311
字数 1963字 语种 中文
DOI 10.3969/j.issn.1673-629X.2007.02.016
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄士坦 86 744 15.0 22.0
2 张遂南 20 223 8.0 14.0
3 张树刚 1 95 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (11)
参考文献  (4)
节点文献
引证文献  (95)
同被引文献  (97)
二级引证文献  (175)
1983(1)
  • 参考文献(1)
  • 二级参考文献(0)
1988(2)
  • 参考文献(1)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(7)
  • 引证文献(6)
  • 二级引证文献(1)
2009(5)
  • 引证文献(4)
  • 二级引证文献(1)
2010(10)
  • 引证文献(6)
  • 二级引证文献(4)
2011(15)
  • 引证文献(5)
  • 二级引证文献(10)
2012(27)
  • 引证文献(13)
  • 二级引证文献(14)
2013(20)
  • 引证文献(10)
  • 二级引证文献(10)
2014(28)
  • 引证文献(11)
  • 二级引证文献(17)
2015(39)
  • 引证文献(11)
  • 二级引证文献(28)
2016(38)
  • 引证文献(6)
  • 二级引证文献(32)
2017(24)
  • 引证文献(7)
  • 二级引证文献(17)
2018(32)
  • 引证文献(10)
  • 二级引证文献(22)
2019(17)
  • 引证文献(4)
  • 二级引证文献(13)
2020(7)
  • 引证文献(1)
  • 二级引证文献(6)
研究主题发展历程
节点文献
CRC并行计算
CRC-CCITT
CRC-16
数据通信
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机技术与发展
月刊
1673-629X
61-1450/TP
大16开
西安市雁塔路南段99号
52-127
1991
chi
出版文献量(篇)
12927
总下载数(次)
40
总被引数(次)
111596
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导