基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对采用GG-NMOS结构ESD保护电路的IC芯片在实际应用中出现ESD失效现象,在不额外增加版图面积的情况下通过引入栅耦合技术对现有的ESD保护结构进行改进,并达到了预期效果.实验结果显示其性能达到了人体放电模式的2级标准(HBM:3000V),机器模式3级标准(MM:400V).
推荐文章
CMOS工艺中GG-NMOS结构ESD保护电路设计
ESD
GG-NMOS
人体放电模式
栅耦合
0.6 um工艺NMOS ESD保护电路版图优化
ESD
版图优化
DCGS
SCGS
GGNMOS
CMOS集成电路中ESD保护技术研究
静电放电
失效模式
ESD保护电路
栅耦舍
CMOS集成电路中电源和地之间的ESD保护电路设计
互补型金属氧化物集成电路
静电放电
保护电路
电源和地
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 亚微米CMOS工艺中GG-NMOS结构ESD保护电路改进设计
来源期刊 电子器件 学科 工学
关键词 ESD GG-NMOS 栅耦合 HBM MM
年,卷(期) 2007,(2) 所属期刊栏目
研究方向 页码范围 423-425
页数 3页 分类号 TN386
字数 1895字 语种 中文
DOI 10.3969/j.issn.1005-9490.2007.02.020
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄九洲 东南大学集成电路学院 1 4 1.0 1.0
2 夏炎 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (7)
参考文献  (2)
节点文献
引证文献  (4)
同被引文献  (3)
二级引证文献  (4)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(3)
  • 引证文献(3)
  • 二级引证文献(0)
2009(1)
  • 引证文献(0)
  • 二级引证文献(1)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
ESD
GG-NMOS
栅耦合
HBM
MM
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导