组合电路可测试性技术的研究

• 作者: 于盛林 谢明恩
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 组合电路 内建自测试 线性反馈移位寄存器
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 研究设计
• 页码范围: 25-28
• 页数: 4页
• 分类号: TP311
• 字数: 2732字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2007.06.008

摘要

随着集成电路设计规模的不断增大,在芯片中特别是系统芯片SOC(system on a chip)中组合电路的可测试性设计方法变得越来越重要.本文采用内建自测试技术对组合电路进行可测试性设计.文中详细分析了组合电路内建自测试的实现原理,通过将测试生成及响应分析逻辑置入电路内部,提高了电路的可控制性和可观察性,从而可使该电路的测试和诊断快速而有效.最后对8位行波进位加法器的内建自测试设计过程进行了详细分析,并通过MAX+plusⅡ进行了实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于盛林	南京航空航天大学自动化学院	151	3177	24.0	51.0
2	谢明恩	南京航空航天大学自动化学院	2	6	1.0	2.0