应用于片上系统中低功耗IP核设计的自适应门控时钟技术

• 作者: 常晓涛 张志敏 张明明 韩银和
• 来源期刊: 计算机学报
• 学科: 工学
• 关键词: 门控时钟 IP核 片上系统 低功耗设计
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 研究论文与技术报告
• 页码范围: 823-830
• 页数: 8页
• 分类号: TP302
• 字数: 5579字
• 语种: 中文
• DOI: 10.3321/j.issn:0254-4164.2007.05.013

摘要

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩银和	中国科学院计算技术研究所系统结构部	48	573	12.0	22.0
2	张志敏	中国科学院计算技术研究所系统结构部	60	393	12.0	15.0
3	常晓涛	中国科学院计算技术研究所系统结构部	6	76	5.0	6.0
7	张明明	中国科学院计算技术研究所系统结构部	28	544	7.0	23.0