基于FPGA的串行接口时钟电路的设计

• 作者: 郭来功
• 来源期刊: 现代电子技术
• 关键词: FPGA 串行接口 VHDL 格雷码
• 年，卷（期）: 2007,（18）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 42-44
• 页数: 3页
• 分类号: TP368.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.18.015

摘要

串行接口时钟芯片在电子系统中有着广泛的应用;介绍一种基于FPGA的多功能实时时钟芯片的设计方法,该芯片通过串行接口与外围通信;内置时钟提供了年、月、日、周、时、分、秒等信息,采用格雷码分频能减少系统功耗,内置RAM可以存储临时信息;仿真结果达到提出的要求,可以采用CSMC的0.6μm工艺进行流片.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭来功		33	107	6.0	9.0