基于锁相环的时钟相位插值电路设计与实现

• 作者: 孙劲飞 戎蒙恬 段营 诸悦
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 以太网 收发器 时钟恢复电路 锁相环 相位插值 压控振荡器
• 年，卷（期）: 2007,（3）
• 所属期刊栏目: 基金项目论文
• 页码范围: 45-47
• 页数: 3页
• 分类号: TN702
• 字数: 1523字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2007.03.011

摘要

千兆以太网收发器模拟前端的时钟恢复电路要求锁相环(PLL)能够提供"128相"等相位差的时钟信号.为了满足此要求,设计了一种相位插值电路,它在不增加四级VCO级数的基础上,对其输出时钟的相邻相位进行16插值.仿真结果表明,该插值电路使PLL的输出时钟相位从8相增加至128相,证明了电路的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戎蒙恬	上海交通大学电子工程系	229	1198	15.0	22.0
2	诸悦	上海交通大学电子工程系	7	67	4.0	7.0
3	段营	上海交通大学电子工程系	3	10	1.0	3.0
4	孙劲飞	上海交通大学电子工程系	2	7	1.0	2.0