VSF:CMOS组合电路的静态功耗评估模型

• 作者: 佟冬 程旭 赵晓莺
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 归一化堆叠系数 电路有效堆叠系数 静态功耗评估模型 CMOS组合电路
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 789-795
• 页数: 7页
• 分类号: TP302
• 字数: 4247字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2007.05.032

摘要

为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程旭	北京大学微处理器研究与开发中心	85	436	11.0	16.0
2	佟冬	北京大学微处理器研究与开发中心	51	284	8.0	14.0
3	赵晓莺	北京大学微处理器研究与开发中心	3	6	2.0	2.0