数字相关器及其VHDL设计

• 作者: 焦冬莉
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 数字相关器 VHDL 帧同步字
• 年，卷（期）: 2007,（10）
• 所属期刊栏目: 通信技术
• 页码范围: 24-25
• 页数: 2页
• 分类号: TN914.3
• 字数: 1615字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2007.10.008

摘要

利用VHDL(甚高速集成电路硬件描述语言)对硬件进行设计可简化电路设计工作.在数字通信的数据传输过程中,需要保持数据在传输过程中的同步,因此要在数据传输过程中插入帧同步字并用数字相关器对帧同步字进行检测,从而有效地避免发送数据与接收数据在传输过程中出现的异步问题.以10交叉码作为帧同步字的主要格式,基于FPGA进行了数字相关器的VHDL设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	焦冬莉		19	29	3.0	5.0