基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在采用基于VelociTI结构浮点DSPs流水线模式设计具有自主知识产权的数字信号处理器中,为了正确有效地实现对流水线异常的控制,提出了一种该结构流水线发生异常时的处理方法.对引起流水线异常的情况进行了合理的分类,存储器阻塞、多执行包和多周期NOP指令采用通过控制流水线寄存器的时钟信号实现控制.采用控制指令的执行条件实现了中断引起的流水线队列中部分指令的废除.对提出的方法采用VHDL语言建模设计,仿真结果验证了其正确性.
推荐文章
全流水线结构双精度浮点乘加单元的设计
乘加单元
流水线
非规格化数
VelociTI结构浮点DSPs寄存器堆读写的流水线设计
VelociTI结构
流水线
寄存器堆
浮点数据
基于流水线结构的浮点加法器IP核设计
浮点加法器
流水线
综合
一种用于浮点DSP的流水线结构DMA设计
浮点DSP
流水线结构
DMA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 VelociTI结构浮点DSPs的流水线异常处理方法
来源期刊 计算机工程 学科 工学
关键词 VelociTI结构 数字信号处理器 流水线异常
年,卷(期) 2007,(23) 所属期刊栏目 博士论文
研究方向 页码范围 28-30
页数 3页 分类号 TP331
字数 3859字 语种 中文
DOI 10.3969/j.issn.1000-3428.2007.23.010
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡正伟 北京理工大学电子工程系 7 15 2.0 3.0
5 陈禾 北京理工大学电子工程系 62 493 15.0 19.0
6 仲顺安 北京理工大学电子工程系 54 185 7.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
VelociTI结构
数字信号处理器
流水线异常
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导