Verilog HDL代码描述对状态机综合的研究

• 作者: 李玲 王祖强 陈东海
• 来源期刊: 信息技术与信息化
• 学科: 工学
• 关键词: Verilog HDL 有限状态机 代码描述 综合
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 研究与探讨
• 页码范围: 72-74
• 页数: 3页
• 分类号: TP3
• 字数: 2462字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9528.2007.01.030

摘要

Verilog HDL语言在芯片设计中应用广泛,而有限状态机的设计是数字系统设计的关键部分.本文介绍了有限状态机的设计,探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李玲	山东大学信息科学与工程学院	52	222	8.0	11.0
2	王祖强	山东大学信息科学与工程学院	38	207	7.0	12.0
3	陈东海	山东大学信息科学与工程学院	3	49	3.0	3.0