FPGA设计中降低功率损耗方法研究

• 作者: 何永泰
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 降低功耗 设计方法 仿真 FPGA
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 98-100
• 页数: 3页
• 分类号: TP33
• 字数: 2242字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2007.05.029

摘要

为了降低FPGA设计的功耗,扩展FPGA的应用领域,本文根据FPGA设计功率耗散的基本原理,分析了影响FPGA设计功率耗散的主要因素;通过对系统级、函数级和门级3个不同层次的FPGA设计方法对功率耗散的影响进行了分析、研究;阐明了动态功耗与设计之间的关系;提出了在设计中降低功耗的方法.通过在Quartus II5.0中利用PowerPlay Early Power Estimator仿真实验,证明效果明显.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何永泰	云南楚雄师范学院物理与电子科学系	6	40	4.0	6.0