TD-SCDMA中Viterbi译码器的硬件设计与实现

• 作者: 徐建 郑建宏
• 来源期刊: 科技与创新
• 关键词: TD-SCDMA 信道编码 Viterbi Verilog ASIC
• 年，卷（期）: 2007,（17）
• 所属期刊栏目: 电子设计
• 页码范围: 304-305,276
• 页数: 3页
• 分类号: TN929.533
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.17.121

摘要

维特比译码器是人们广泛采用的卷积码的译码器,在IS-95,GSM,3GPP中都有广泛的应用,本文根据TD-SCDMA卷积码编码方案设计了一种采用软判决方式的维特比译码器,并在实际芯片中得到了应用.