一种高速低功耗多端口寄存器堆的设计

• 作者: 丛高建 齐家月
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 高速 低功耗 多端口 SRAM 寄存器堆
• 年，卷（期）: 2007,（4）
• 所属期刊栏目: 研究论文
• 页码范围: 614-618
• 页数: 5页
• 分类号: TN432
• 字数: 2338字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2007.04.027

摘要

通过使用特殊的存储单元,减小工作电流,设计了一种32×32 bit的1写8读9端口寄存器堆,读操作位线和写操作位线都实现了低摆幅,结合使用自复位地址译码电路、门限时钟和优化的时序控制电路等,实现了高速和低功耗的目标,并用SMIC 0.18μm工艺设计了全定制版图.在1.8V工作电压下用Hspice进行版图后仿真结果显示,写入时间为1.7ns,读取时间为1.32ns,时钟频率为500MHz时,9个端口同时工作的最大功耗为70 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	丛高建	清华大学微电子学研究所	1	4	1.0	1.0
2	齐家月	清华大学微电子学研究所	5	25	4.0	5.0