基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法,克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2n位数据的2n位CRC校验的缺点.该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活,并且在加速比、功耗和面积等方面具有优势.
推荐文章
基于FPGA的S模式并行数据编解码器设计
二次雷达
S模式
现场可编程逻辑门阵列
循环冗余校验
并行CRC算法
基于FPGA的CAVLC编解码器设计与实现
CAVLC
H.264/AVC
熵编码
非零系数
基于ADSP-BF561的H.263编解码器实现
H.263
编解码器
DSP处理器
ADSP-BF561
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 针对任意位的CRC并行化方法及编解码器的实现
来源期刊 信息技术 学科 工学
关键词 任意位 CRC校验码 并行计算 查表
年,卷(期) 2007,(2) 所属期刊栏目 应用技术
研究方向 页码范围 43-46
页数 4页 分类号 TN911
字数 3214字 语种 中文
DOI 10.3969/j.issn.1009-2552.2007.02.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢凯年 上海交通大学微电子学院 12 97 4.0 9.0
2 郑秋华 上海交通大学微电子学院 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (17)
参考文献  (6)
节点文献
引证文献  (4)
同被引文献  (3)
二级引证文献  (2)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(2)
  • 参考文献(1)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(4)
  • 参考文献(2)
  • 二级参考文献(2)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(2)
  • 引证文献(1)
  • 二级引证文献(1)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
任意位
CRC校验码
并行计算
查表
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术
月刊
1009-2552
23-1557/TN
大16开
哈尔滨市南岗区黄河路122号
14-36
1977
chi
出版文献量(篇)
11355
总下载数(次)
31
论文1v1指导