AES加密算法的一种优化的FPGA实现方法

• 作者: 刘珍桢
• 来源期刊: 现代电子技术
• 关键词: AES FPGA 查表法 流水线技术 电码本模式
• 年，卷（期）: 2007,（23）
• 所属期刊栏目: 信息安全
• 页码范围: 103-106
• 页数: 4页
• 分类号: TP309
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.23.038

摘要

介绍AES算法的原理并阐述了明文分组和密钥长度都是128 b的情况下基于FPGA的设计和实现.结合算法和FPGA的特点,采用查表法优化处理了字节代换运算、列混合运算和密钥扩展运算.同时,为了提高系统工作速度,在设计中应用了流水线技术,但由于流水线结构不能用于反馈模式,因此,实现时使用的是电码本模式(ECB)的工作方式.利用QuartusⅡ开发工具给出仿真结果,时钟频率达70.34 MHz.最后做了应用分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘珍桢	电子科技大学电子工程学院	1	13	1.0	1.0