一种用于DRSSADC电路的积分器设计

• 作者: 王建设 艾万朋 黄鲁
• 来源期刊: 微电子学与计算机
• 关键词: DRSSADC 积分器 运算放大器 折叠共源共栅
• 年，卷（期）: 2007,（7）
• 页码范围: 139-141
• 页数: 3页
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2007.07.040

摘要

介绍了一种用于DRSSADC(dual-ramp-single-slop analog to digital converter)电路的积分器设计,该积分器电路采用全差分结构,主要包含了折叠共源共栅运算放大器和改进型开关电路.在分析积分器原理的基础上,主要讲述了改进型开关电路和折叠共源共栅运算放大器的设计.在0.35μm CMOS工艺下,3V电源电压,对折叠共源共栅运算放大器进行了HSPICE仿真.仿真结果表明,该电路的直流增益64.5dB、单位增益带宽7MHz,相位裕度85°,功耗仅为87.5μW,适用于DRSSADC.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄鲁	中国科技大学电子科学与技术系	4	10	3.0	3.0
2	艾万朋	中国科技大学电子科学与技术系	2	6	2.0	2.0
3	王建设	中国科技大学电子科学与技术系	2	6	2.0	2.0