QDR SRAM控制器的设计与FPGA实现

• 作者: 于珍珠 刘耀 梅大成
• 来源期刊: 现代电子技术
• 关键词: QDR SRAM 存储 FPGA 状态机
• 年，卷（期）: 2007,（2）
• 所属期刊栏目: 新型元器件
• 页码范围: 11-12,16
• 页数: 3页
• 分类号: TP332.3
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.02.004

摘要

介绍一种新型静态存储器--QDR(Quad Data Rate) SRAM的存储器结构、与系统的接口连接、主要的操作时序.参考实际QDR存储器内部组成,利用FPGA实现存储器控制器的设计实现.旨在通过FPGA的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,QDR静态存储器用于处理器和接口连接的外设之间的数据交换.着重分析QDR控制器的读/写操作状态机.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梅大成		49	327	11.0	17.0
2	刘耀		2	22	2.0	2.0
3	于珍珠		2	21	2.0	2.0