高速SRAM编译器的设计

• 作者: 张晓林 陈质冉
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: SRAM 高速 编译器 Skill
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 研究设计
• 页码范围: 46-48
• 页数: 3页
• 分类号: TN4
• 字数: 1755字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2007.01.016

摘要

本文给出了基于嵌入式的高速SRAM编译器的一种设计方法,采用TSMC 0.25 μm工艺.该SRAM编译器主要包括Compiler和SRAM物理库2部分.首先需要设计好物理库模块,然后编译器根据用户输入的性能参数,比如容量和位数,调用SRAM物理库中的各种数据,按照预定的拼接方法,可自动生成存储器的版图、网表、Verilog模型.经过仿真验证,采用TSMC 0.25 μm工艺设计的128 KB SRAM芯片面积为0.71 mm×4.6 mm,取数时间3.091 ns,在125 MHz工作频率下功耗为37.985 mW.Compiler 技术有利于SRAM的快速设计.其编译器用Cadence的Skill语言编写.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张晓林	北京航空航天大学电子信息工程学院	287	1613	16.0	30.0
2	陈质冉	北京航空航天大学电子信息工程学院	1	5	1.0	1.0