除法器设计与面积优化

• 作者: 蔡慜
• 来源期刊: 现代电子技术
• 关键词: 除法器 SRT 面积 优化 数字 IC 设计
• 年，卷（期）: 2007,（24）
• 所属期刊栏目: 数字/模拟电路
• 页码范围: 171-173
• 页数: 3页
• 分类号: TN710
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.24.060

摘要

除法器虽然应用频率不高,但占用面积较大,在很大程度上决定了系统的性能和时钟频率.因此对除法器的结构进行研究与分析,具有很高的实用价值.介绍了基-2SRT除法器的设计与结构优化,在不增加延时的前提下尽可能地减少面积.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡慜	同济大学微电子中心	1	2	1.0	1.0