基于CPLD的低频信号全数字锁相环设计

• 作者: 李尚柏 毛竹林
• 来源期刊: 科技与创新
• 关键词: 低频时钟信号 全数字锁相环
• 年，卷（期）: 2007,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 196-197,179
• 页数: 3页
• 分类号: TP273
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.17.077

摘要

本文在分析商用全数字锁相环的常用技术和低频信号的特点后,提出一种适用于低频信号的基于CPLD的锁相环实现方法.