VHDL语言在数字电路实验中的应用

• 作者: 巩艳华 弓楠 王利
• 来源期刊: 现代电子技术
• 关键词: VHDL 数字钟 数字电路 TTL
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 微电子技术
• 页码范围: 162-163
• 页数: 2页
• 分类号: TN707
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.06.056

摘要

传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求.而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛.通过介绍VHDL语言及VHDL语言的稆序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	巩艳华		4	20	2.0	4.0
2	王利		4	19	3.0	4.0
3	弓楠		6	20	3.0	4.0