EPP增强型并行端口IP核的VLSI设计

• 作者: 姚霁
• 来源期刊: 现代电子技术
• 关键词: EPP并口 IP核 VLSI FPGA
• 年，卷（期）: 2007,（18）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 47-49
• 页数: 3页
• 分类号: TN409
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.18.017

摘要

提出一种EPP增强型并行端口IP核的VISL设计思想及实现方案.介绍了EPP并口以及IP核的知识,给出该IP核的硬件实现结构.提出的设计方法具有可扩展性好,实现灵活的特点.该IP核很容易通过编程的方式实现与多种外部设备通信,并不依赖于主机的模式限制,可广泛用于多种FPGA开发系统中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姚霁		9	27	3.0	5.0