作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
分频器是数字系统设计中最常见的电路之一,在数字系统设计中,经常需要对时钟进行整数或小数倍分频.本文提出了一种具有任意数分频比的数字分频器的设计原理,实现了对基准频率任意数分频.
推荐文章
基于FPGA的等占空比任意整数分频器的设计
FPGA
整数分频器
等占空比
电路仿真
分频系数为半整数分频器的CPLD设计
数字逻辑电路设计 VHDL 硬件 描述语言 CPLD CAD
基于FPGA的任意整数分频器的设计
fpga
分频器
占空比
Verilog HDL
频率测量
数码管显示
基于FPGA的等占空比任意整数分频器的设计
FPGA
整数分频器
等占空比
电路仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 任意数分频设计方法
来源期刊 科技广场 学科 工学
关键词 分频 时钟 任意数
年,卷(期) 2007,(11) 所属期刊栏目 电力电子技术
研究方向 页码范围 219-220
页数 2页 分类号 TP302
字数 2236字 语种 中文
DOI 10.3969/j.issn.1671-4792.2007.11.079
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 许德成 吉林师范大学信息技术学院 19 86 6.0 8.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (24)
参考文献  (3)
节点文献
引证文献  (8)
同被引文献  (9)
二级引证文献  (29)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(4)
  • 引证文献(2)
  • 二级引证文献(2)
2011(4)
  • 引证文献(2)
  • 二级引证文献(2)
2012(6)
  • 引证文献(1)
  • 二级引证文献(5)
2013(6)
  • 引证文献(0)
  • 二级引证文献(6)
2014(5)
  • 引证文献(1)
  • 二级引证文献(4)
2015(6)
  • 引证文献(0)
  • 二级引证文献(6)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
分频
时钟
任意数
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技广场
月刊
1671-4792
36-1253/N
大16开
南昌市省府大院北二路53号
44-66
1988
chi
出版文献量(篇)
11613
总下载数(次)
26
总被引数(次)
31625
论文1v1指导