基于内插和QLA技术的并行DDS的实现

• 作者: 王海
• 来源期刊: 现代电子技术
• 关键词: DDS 并行流水线 QLA FPGA
• 年，卷（期）: 2007,（19）
• 所属期刊栏目: 电子技术
• 页码范围: 172-174
• 页数: 3页
• 分类号: TN914.3
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.19.059

摘要

研究了一种新颖的并行结构低功耗高速DDS,并基于FPGA得到验证.其中相位累加器采用了状态机结构,在同样的吞吐率下,比传统的累加器功耗缩减了22%,相位幅度转换模块的压缩采用了QLA技术和被内插技术优化的Sunderland法相结合.压缩比达到78.2:1,总体结构采用4位并行设计,大幅提高了系统工作时钟和吞吐率.最后在FPGA下进行了系统验证,SFDR可达63 dBc,3.3 V下,总功耗为170 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王海		12	8	2.0	2.0