简化的抗零值功耗分析的AES算法及其VLSI实现

• 作者: 曾晓洋 赵佳 陈俊 韩军
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 功耗分析 零值攻击 加法性屏蔽 AES 低成本
• 年，卷（期）: 2007,（16）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 220-222,233
• 页数: 4页
• 分类号: TN47
• 字数: 3004字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2007.16.077

摘要

提出了一种简化的抗零值差分功耗分析的先进密码算法(AES)及其VLSI实现方案.为了降低抗攻击技术对原有运算单元速度面积的影响,在分析原改进的AES算法的基础上,提出了更为简单的加法性屏蔽算法,并用复用相应模块、优化运算次序等方法实现了以极小的硬件代价获得很高的抗攻击性能.设计采用HHNEC 0.25μm标准CMOS工艺,单元面积约43k等效门.在40MHz工作频率下,128-bit加密的数据吞吐率达到470Mb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾晓洋	复旦大学专用集成电路与系统国家重点实验室	103	555	13.0	19.0
2	韩军	复旦大学专用集成电路与系统国家重点实验室	31	218	7.0	13.0
3	陈俊	复旦大学专用集成电路与系统国家重点实验室	23	118	7.0	10.0
4	赵佳	复旦大学专用集成电路与系统国家重点实验室	10	129	5.0	10.0