基于FPGA的流水线LMS自适应滤波器设计

• 作者: 梅开乡 齐海兵
• 来源期刊: 科技与创新
• 关键词: 现场可编程门阵列 流水线 最小均方自适应滤波器
• 年，卷（期）: 2007,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 223-224,250
• 页数: 3页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.17.089

摘要

流水线自适应数字滤波器因为有反馈环路而不同于普通流水线滤波器,采用弛豫超前技术对最小均方(LMS)自适应滤波器的失调误差和自适应时间常数进行了流水线分析.利用MATLAB/Simulink中DSP Builder模块库设计了不同延迟参数下滤波器的性能.最后应用FPGA的设计软件QuartusⅡ分析了流水线自适应滤波器的时钟速度和消耗逻辑单元数.实验表明:选取合适的延迟参数可以显著提高自适应滤波系统的时钟速度.