MAC在FPGA中的高效实现

• 作者: 张齐 曹琦 毕笃彦
• 来源期刊: 科技与创新
• 关键词: 乘累加器 流水线 CSD编码 DA算法
• 年，卷（期）: 2007,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 216-218
• 页数: 3页
• 分类号: TN929.533
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.17.086

摘要

乘累加器在DSP算法中有着举足轻重的地位.现在,很多前端DSP算法都通过FPGA实现.结合FPGA具体的硬件结构,提出了乘累加器在FPGA中实现的改进方法:流水线技术、CSD编码、DA算法,最后给出了这几种方法的实验结果.结果表明,这些方法的应用能大幅度的提高乘累加器在FPGA中的运行性能.