ADS8323与高速FIFO接口电路的CPLD实现

• 作者: 倪冬 钟波
• 来源期刊: 科技与创新
• 关键词: ADS8323 高速FIFO 接口电路 CPLD QuartusⅡ
• 年，卷（期）: 2007,（20）
• 所属期刊栏目: PLD CPLD FPGA 应用
• 页码范围: 174-175
• 页数: 2页
• 分类号: TP334.7
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.20.068

摘要

以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路,该电路具有可靠性高、通用性强、易于移植等特点.在设计过程中,以QuartusⅡ作为开发环境,采用图形输入和Venlog HDL语言输入相结合的方式,简化了开发流程.