网络处理器中RLDRAM控制器的实现

• 作者: 刘斌 陈雪飞
• 来源期刊: 科技与创新
• 关键词: RLDRAM 存储控制器 分组缓存 FPGA
• 年，卷（期）: 2007,（7）
• 所属期刊栏目: 控制系统
• 页码范围: 3-5
• 页数: 3页
• 分类号: TP3
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.07.002

摘要

本文设计了一个高效的RLDRAM Ⅱ SIO存储器控制器,该控制器针对网络处理器中IP分组缓存系统的存储特点进行了优化,将数据碎片、存储体冲突对带宽利用率的影响大大减小,该控制器实现后应用于THNPU-1网络处理器中,测试表明,设计的控制器将RLDRAM Ⅱ SIO存储器的带宽利用率的最低点从50.8%提高到88.9%.