基于FPGA实现DES算法的性能分析

• 作者: 张鲁国 王简瑜
• 来源期刊: 科技与创新
• 关键词: DES 流水线 状态机 FPGA VHDL
• 年，卷（期）: 2007,（8）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 217-218,229
• 页数: 3页
• 分类号: TP309.7
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.08.090

摘要

本文在分析DES算法机理的基础上,详细介绍了算法各个环节的实现方法,给出了算法流水线与状态机方案的设计实例,并对不同方案的测试结果进行了分析比较.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王简瑜	郑州解放军信息工程大学电子技术学院	1	18	1.0	1.0
2	张鲁国	郑州解放军信息工程大学电子技术学院	2	18	1.0	2.0