基于FPGA直接数字频率合成两种控制电路设计

• 作者: 付扬
• 来源期刊: 科技与创新
• 关键词: FPGA(现场可编程门阵列) DDS(直接数字频率合成) VHDL (硬件描述语言)
• 年，卷（期）: 2007,（11）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 221-222,220
• 页数: 3页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.11.086

摘要

本文介绍了利用FPGA器件实现直接数字频率合成的两种控制电路方案,即采用相位累加器和比例乘法器实现控制.介绍了它们工作原理和设计实现.控制电路设计采用VHDL语言和原理图相结合的形式,在FPGA芯片EPFIOK片内实现.由此控制电路组成的直接数字频率合成与单片机相结合,可以方便、灵活和准确地实现信号发生器.