高速和资源节约型数据加密算法设计

• 作者: 贺刚 赵红言
• 来源期刊: 科技与创新
• 关键词: 可进化IP核 3DES FPGA 有限状态机
• 年，卷（期）: 2007,（23）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 209-211
• 页数: 3页
• 分类号: TP271+5
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2007.23.084

摘要

介绍了3DES数据加密算法(DDA)的原理,针对利用FPCA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输.本设计是在ALTERA公司的Quartus Ⅱ环境下实现的,并成功下栽到支持电路部分重构的Xilinx Virtex Ⅱ系列器件中的XC2V1500芯片中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	贺刚		2	7	2.0	2.0
2	赵红言		1	3	1.0	1.0